Viimeisen kahden vuoden aikana lähes kaikki huomio on keskittynyt GPU:ihin, laskentatehoon ja edistyneisiin prosessisolmuihin.Kun yhden kortin suorituskyky nousee ja tekoälyklusterit laajenevat kymmeniin tuhansiin kiihdyttimiin, perustavanlaatuinen ristiriita on ilmaantunut hiljaa: Data ei voi enää kulkea tehokkaasti koko järjestelmän läpi.
Se voidaan ymmärtää yksinkertaisella kaupunkimetaforalla: Laskentasolmut ovat kuin pilvenpiirtäjiä, jotka kasvavat korkeammiksi ja tehokkaammiksi vuosi vuodelta.Näitä rakennuksia yhdistäviä teitä ei kuitenkaan ole koskaan päivitetty synkronoituna.Tulos on selvä – tehokas laitteisto on valmis, mutta dataliikenne ruuhkautuu pahasti.
Tämän raportin ajatuksia herättävin näkemys on hämmästyttävä: 448G-aikakaudella sirut ja jopa optiset moduulit ovat periaatteessa täysin kypsiä ja valmiita massakäyttöön. Todellinen pullonkaula piilee pitkään laiminlyötyissä laitteistoissa: liittimissä, fyysisissä linkeissä ja koko sähköisten yhteenliittämisekosysteemissä.
Kun ydinhaaste siirtyy riittämätön laskentateho to riittämätön järjestelmän kaistanleveys, ja pullonkaula siirtyy sirun sisältä sirujen ja telineiden väliin, AI-infrastruktuurin kilpailulogiikka kirjoitetaan kokonaan uudelleen.
Räjähdysmäinen tekoälyn kysyntä ajaa datakeskukset 448G:n nopeiden yhteenliittymien aikakauteen.Alan haasteena ei ole enää teknologinen toteutettavuus, vaan se, pystyykö koko liitäntäjärjestelmä – mukaan lukien SerDes, liittimet ja optiset linkit – pysymään tekoälyn eksponentiaalisen kasvun tahdissa.
Raportissa esitetään ydinarvio: suuret tekoälyklusterit lisäävät räjähdysmäistä, eksponentiaalista datakeskusten kaistanleveyden kasvua.Kolme suurta skaalauspolkua määrittävät tulevaa yhteenliittämiskehitystä:
Ydinpäätelmä: Tekoälyn suurin kipukohta ei ole enää riittämätön tietojenkäsittely, vaan riittämätön yhteenliittämiskyky.
Raportti keskittyy perusstandardiin: 448G kaistaa kohden.
Syy 448G:stä tulee väistämätön: Tue erittäin suuria AI-klusterin kaistanleveysvaatimuksia ja rakenna PB-tason kytkentäkapasiteettia.
Kypsä tekninen perusta on jo olemassa: 3nm CMOS-prosessi tarjoaa yli 100 GHz korkean taajuuden kaistanleveyden, 224GS/s nopea DAC/ADC, ja seuraavan sukupolven korkean suorituskyvyn SerDes-arkkitehtuuri.
Lyhyesti: Sirupuolen laitteisto on täysin valmis 448G-päivitystä varten.
Tämä on raportin kriittisin näkemys.
1. SerDesin vakavat fyysiset rajat
Vaativa 112 GHz:n toimintakaistanleveys, värinää alle 100fs:n ja erittäin korkeat SNR-vaatimukset, mikä työntää nopeat sähköiset SerDesit lähelle fyysisiä rajoja.
2. Liittimistä tulee lyhin levy
Nykyiset OSFP-rakenteet voivat tuskin tukea PAM6-modulaatiota.
Perinteiset liittimet eivät voi mukautua PAM4:ään nopeissa skenaarioissa.
Selkeä johtopäätös: Tulevat 448G-sovellukset eivät voi luottaa nykypäivän vanhoihin liitinratkaisuihin.
3. Vakavat signaalin eheysriskit
Korkean taajuuden häviö, ylikuulumishäiriöt ja BGA-siirtymän pullonkaulat rajoittavat vakaata lähetystä.
Alan ratkaisut keskittyvät joustaviin yhteenliittämis- ja 2D-suurtiheyksisiin liitäntäarkkitehtuureihin.
Raportti vertailee perusteellisesti kolmea valtavirran modulaatiomuotoa:
Keskeinen johtopäätös: Korkeamman asteen modulaation lisäedut eivät voi kompensoida jyrkästi nousevia kustannuksia ja teknisiä riskejä. Jopa vuoteen 2028 mennessä PAM4 pysyy ainoana luotettavana ja valtavirtaisena ratkaisuna laajamittaiseen käyttöön.
Optisesta tekniikasta on tullut luotettavin läpimurto:
Optiset moduulit eivät ole pullonkaula – ne ovat keskeinen läpimurto seuraavan sukupolven tekoälyn yhteenliittämisessä.
Tekoäly on rikkonut alkuperäisen tasapainon tietojenkäsittelyn ja tiedonsiirron välillä. Uuden 448G:n aikakauden aikana yhteenliittäminen korvaa laskentatehon ydinrajoitteena. Kuka tahansa, joka hallitsee nopeita linkkejä, liittimiä ja optisia yhteenliitäntöjä, ottaa hallitsevan aseman AI-infrastruktuurikilpailun seuraavassa aallossa.