Puolijohteista keskustellessamme aiemmin huomio kiinnitettiin aina etupääteknologioihin: prosessisolmuihin, transistoreihin, EUV-litografiaan.Mutta kun tekoälyn laskentateho siirtyy laajamittaiseen käyttöön, on tapahtunut selvä muutos.

Se, mikä todella rajoittaa järjestelmän suorituskykyä, ei ole enää raaka laskentateho, vaan miten data liikkuu.

Tätä taustaa vasten raportti tarjoaa terävän näkemyksen: CoWoS:sta piifotoniikkaan, sähköliitännöistä optiseen yhteenliittämiseen, Chipletistä 3D-integraatioon, koko ala on läpikäymässä perustavanlaatuista uudelleensuuntausta.

Pakkaus ei ole enää viimeinen kokoonpanovaihe – siitä on tullut keskeinen suorituskyvyn rajat määrittävä tekijä.Materiaalit eivät enää ole tukikomponentteja;ne muokkaavat suoraan kaistanleveyttä, tehokkuutta ja tasaista tuottoa.

Yhdessä lauseessa: Puolijohdekilpailu tekoälyn aikakaudella on siirtynyt "kenellä on parempia transistoreita" kohtaan "kuka integroi järjestelmät paremmin".

Raportin ydinviesti

Tekoälyn aikakausi ohjaa puolijohdekilpailua transistoreista ja prosessiteknologiasta kohti järjestelmätason jälleenrakennusta, jota ohjaavat kehittyneet pakkaukset, optiset liitännät ja materiaaliinnovaatiot.

Tekoälyyn perustuva muutos: Pakkauksista tulee uusi suorituskykyydin

Raportti alkaa selkeällä lausunnolla:

• Tekoäly, suuret kielimallit ja datakeskukset tulevat olemaan suurimmat tekijät seuraavan vuosikymmenen aikana
• Puolijohteiden kasvu on kehittynyt tietojenkäsittelyn kysynnästä järjestelmätason suorituskysyntään

Näppäinvaihto: Sirun suorituskyky ei enää riipu pelkästään transistoreista. Pakkaus määrittää nyt tekoälyjärjestelmien suorituskaton.

CoWoS + optinen moottori: Sähköliitännät saavuttavat rajat, optiikka ottaa vallan

CoWoS-arkkitehtuurissa: HBM-, GPU- ja optiset moottorit on integroitu yhdeksi paketiksi. Optiset moottorit alkavat korvata kuparipohjaisia SerDes-liitäntöjä, dramaattisesti alentaa virrankulutusta (pJ/bit) ja latenssia (nanosekunnin asteikko).

Perusteellinen muutos: Yhteenliittämisen pullonkaula siirtyy sähköisestä suorituskyvystä optiseen ja elektroniseen konvergenssiin. Optinen liitäntä liikkuu pakkauksen sisällä, ei vain moduulitasolla.

Silicon Photonics Roadmap: moduuleista CPO:hen ja optiseen I/O:han

Tiekartta paljastaa selkeän kehityksen:

• 2025: 1.6T optiset moduulit (ulkoiset)
• 2026–2027: CPO käytössä kytkimissä ja tekoälyklustereissa
• 2028+: Optinen I/O integroitu suoraan GPU/CPU-paketteihin

Kolme keskeistä vaikutusta: - Optinen liitäntä siirtyy off-boardista sisäiseen pakkaukseen - Kaistanleveys asteikolla 1,6 T - 12,8 T+ - Optiikasta tulee osa ydinsirun I/O:ta, ei vain oheislaitteita

Materiaalit: Kilpailuedun piilotettu perusta

Tämä on raportin kriittisin taustalla oleva logiikka.

Tärkeimmät materiaalivaikutukset: - RDL-materiaalit (PSPI) määrittävät tehon eheyden ja signaalin eheyden - UV-optiset liimat määrittelevät kytkentätarkkuuden ja luotettavuuden - Matala CTE, vähän kutistuvia, erittäin läpinäkyviä materiaaleja tulee välttämättömiksi - Mikrolinssit, FAU ja liimat vaikuttavat suoraan optisen kytkennän tehokkuuteen

Materiaalit ovat kehittyneet tukikomponenteista järjestelmän suorituskyvyn ja tuoton määrittäminen, erityisesti hybridisidoksessa, optisessa kytkennässä ja lämmönhallinnassa.

Loppupeli: järjestelmätason heterogeeninen integraatio

Raportissa määritellään tulevaisuuden alusta: Kehittynyt laite + edistynyt pakkaus + heterogeeninen integrointi + siru + optinen I/O + uudet materiaalit

Lopullinen visio: Chiplet + 3D IC + Silicon Photonics + Advanced Packaging = seuraavan sukupolven tietojenkäsittelyalusta

Kaksi keskeistä pullonkaulaa on jäljellä: - Lämmönhallinta - Kaistanleveyden skaalaus

Johtopäätös

Edistyksellinen pakkaus on kehittymässä "sirujen yhdistämisestä" "laskentajärjestelmien uudelleenmäärittelyyn". Materiaaleista ja optisista liitännöistä on tullut keskeisiä muuttujia, jotka määrittävät laskentatiheyden tekoälyn aikakaudella.